Der Stromlaufplan der Seriell-Baugruppe
Die Baugruppe (siehe Bild 1) erhält die drei Betriebsspannungen +5 V, +12 V und -12 V. Diese werden durch die Kondensatoren Cl bis C3 abgeblockt. Fast alle Bausteine arbeiten mit +5 V, nur IC7 wird mit ±12 V betrieben. IC7 und IC8 sind V-24/TTL- bzw. TTL/V-24-Pegelwandler, die für bestimmte Anwendungsfälle nachbestückt werden können; vgl. Seite 446ff. Bei der seriellen Datenübertragung hat sich ein Spannungspegel durchgesetzt, bei dem die Übertragungsleitung die Werte +12 V und —12 V annimmt, wobei -12 V dem 1-Signal entspricht. Die Bezeichnung »V-24-Pegelwandler« ergibt sich aus dem Spannungshub von insgesamt 24 V.
Die Busanschlüsse RX und TX führen zur CPU-Baugruppe, die ebenfalls einen seriellen Datensender und einen Empfänger mit Pegelwandlern besitzt. Im normalen Betrieb wird der serielle Datenstrom der ASCII-Tastatur und des Video-Interfaces (vgl. Kapitel 4.5) über die Leitungen RX bzw. TX und die Anschlüsse SID (Seriell Input Data) und SOD (Seriell Output Data) der CPU 8Q85 geführt. Für bestimmte Anwendungen oder zu Übungszwecken können die Daten der Tastatur über RX und IC8 an den Empfänger der programmierbaren Serienschnittstelle gegeben werden. Die Senderdaten der Schnittstelle (TxD) sind über IC7 auf die Leitung TX des Systembus aufschaltbar. Entsprechend müßten dazu die Brücken P3 und P5 bzw. P4 und P6 geschlossen werden. Beachten Sie, daß niemals zwei Datensender auf einer Leitung arbeiten dürfen!
IC1 und IC2.1 erzeugen das erforderliche CS-Signal für IC3, wenn die richtige Baugruppennummer vorliegt. IC2.2 invertiert das L-aktive Reset-Signal des Systembusses. IC2.3 frischt den 2-MHz-Systemtakt auf.

####

IC4, IC5.1 und IC5.2 sind so geschaltet, daß IC4 eine Frequenzteilung von 13:1 durchführt (s.o.). IC6 besitzt vier 2:l-Teiler zur Erzeugung der Taktfrequenzen für vier unterschiedliche Baudraten, die mit den Brücken A bis D ausgewählt werden können. Wichtig: Es darf immer nur eine der vier Brücken geschlossen sein.
IC2.4 invertiert das serielle Ausgangssignal des Schnittstellenbausteins. Somit stehen die Signale TxD und TxD zur Verfügung.
Die Empfängerdaten werden über den Anschluß RxD zur seriellen Schnittstelle geführt. Bei geschlossener Brücke Pl können dem seriellen Empfänger über RxD invertierte Daten zugeführt werden. In diesem Fall muß der Anschluß RxD freibleiben. Mit den Anschlüssen INTR, RST5.5, RST6.5 und RST7.5 können Interrupts bei der CPU 8085 ausgelöst werden.